新一代ARM微处理惩罚器--ARM11系列

实现新一代微处理惩罚器的第一步便是订立一个新的布局体系。这里所说的布局体系只是对处理惩罚器举动举行形貌，并不包括详细地指定处理惩罚器是怎样被制作的。布局体系的定义提供了处理惩罚器和外界（操纵体系,应用步伐和调试支持）的接口，从细节上说，处理惩罚器布局体系定义了指令集、编程模式和近来的存储器之间的接口。

最新的ARM处理惩罚器架构—ARMv6，颁布于2001年10月，它创建于已往十年ARM很多告成的布局体系底子上。同处理惩罚器的授权相似，ARM也向客户授权它的布局体系。比如，Intel的XScale便是基于ARMv5TE的处理惩罚器。本文也会就ARM11和Intel XScale的特点作一比较。

目标应用

ARMv6架构是根据下一代的斲丧类电子、无线配置、网络应用和汽车电子产品等需求而订定的。ARM11的媒体处理惩罚本领和低功耗特点，分外实用于无线和斲丧类电子产品；其高数据吞吐量和高性能的连合非常得当网络处理惩罚应用；别的，也在及时性能和浮点处理惩罚等方面ARM11可以餍足汽车电子应用的需求。可以预言，基于AMRv6体系布局的ARM11系列处理惩罚器将在上述范畴发挥巨大的作用。

重要特点

对付种种无线移动应用，毫无控制的提供高性能处理惩罚器是无用的。同本钱控制雷同，功耗的控制也是一个紧张因素。

ARM11系列处理惩罚器展示了在性能上的巨大提拔，起首推出350M~500MHz时钟频率的内核，在将来将上升到1GHz时钟频率（如图2）。

ARM11处理惩罚器在提供高性能的同时，也容许在性能和功耗间做衡量以餍足某些特别应用。通过动态调解时钟频率和提供电压，开辟者完全可以控制这两者的均衡。在0.13um工艺，1.2v条件下，ARM11处理惩罚器的功耗可以低至0.4mW/MHz。

ARM11处理惩罚器同时提供了可综合版本和半定制硬核两种实现。可综合版本可以让客户根据本身的半导体工艺开辟出各有特色的处理惩罚器内核，并保持充足机动性。ARM实现的硬核则是为了餍足那些极高性能和速率请求的应用，同时为客户节流实现的本钱和时间。

为了让客户更方便地走完实现流程，ARM11处理惩罚器采取了易于综合的流水线布局，并和常用的综合东西以及RAM compiler精良连合，确保了客户可以告成并敏捷的到达时序收敛。如今已有的ARM11处理惩罚器在不包括Cache的环境下面积小于2.7mm2，对付当前巨大的SoC计划来说，云云小的die size对芯片本钱的低落是极其紧张的。ARM11处理惩罚器在很多方面为软件开辟者带来方便。一方面，它包括了更多的多媒体处理惩罚指令来加快视频和音频处理惩罚；另一方面，它的新型存储器体系进一步进步了操纵体系的性能；别的，还提供了新指令来加快及时性能和停止的相应。

再次，如今有很多应用请求多处理惩罚器的配置（多个ARM内核，或ARM+DSP的组合），ARM11处理惩罚器从计划伊始就看重更容易地与其他处理惩罚器共享数据，以及从非ARM的处理惩罚器上移植软件。别的，ARM还开辟了基于ARM11系列的多处理惩罚器体系——MPCORE（由二个到四个ARM11内核构成）。

良好的性能

ARM11处理惩罚器的超强性能是由一系列的架构特点所决定的。ARMv6—决定性能的底子ARMv6架构决定了可以到达高性能处理惩罚器的底子。

总的来说，ARMv6架构通过以下几点来加强处理惩罚器的性能：

·多媒体处理惩罚扩展

使MPEG4编码/解码加快一倍

音频处理惩罚加快一倍

·加强的Cache布局

实地点Cache

淘汰Cache的革新和重载

淘汰上下文切换的开销

·加强的非常和停止处理惩罚

使及时任务的处理惩罚越发敏捷= 支持Unaligned和Mixed-endian数据访问

使数据共享、软件移植更大略，也有利于节流存储器空间

对绝大多数应用来说，ARMv6保持了100%的二进制向下兼容，利用户已往开辟的步伐可以进一步承继下去。ARMv6保持了全部已往架构中的T（Thumb指令）和E（DSP指令）扩展，使代码压缩和DSP处理惩罚特点得到连续；为了加快Java代码实行速率的ARM Jazalle技能也连续在ARMv6架构中发挥紧张作用。

ARM11处理惩罚器的内核特点

ARM11处理惩罚器是为了有效的提供高性能处理惩罚本领而计划的。在这里必要夸大的是，ARM并不是不克不及计划出运行在更高频率的处理惩罚器，而是，在处理惩罚器能提供超高性能的同时，还要包管功耗、面积的有效性。ARM11良好的流水线计划是这些成果的紧张包管。

点击此处查察全文