基于DSP Builder的DDS计划及其FPGA实现

   直接数字合成器，是采取数字技能的一种新型频率合成技能，他通过控制频率、相位增量的步长，孕育产生种种差别频率的信号。他具有一系列的好处；较高的频率辨别率；可以实现快速的频率切换；在频率变化时可以或许保持相位的连续；很容易实现频率、相位和幅度的数控调制等。如今可采取专用芯片或可编程逻辑芯片实现DDS[1]，专用的DDS芯片孕育产生的信号波形、成果和控制方法牢固，常不克不及餍足详细必要[2]。可编程逻辑器件具有器件范围大、事变速率快及可编程的硬件特点，并且开辟周期短，易于升级，由于非常适实用于实现DDS。

1 DDS的事变原理 

   DDS的布局原理图如图1所示，DDS以数控振荡器的方法，孕育产生频率、相位和幅度可控的正弦波[3]。电路包括了相位累加器、相位调制器、正弦ROM查找表、基定时钟源、D/A转换器等构成。此中前三者是DDS布局中的数字部分，具有数控频率合成的成果。 

   DDS体系的内核是相位累加器，完成相位累加进程。在基定时钟的控制下，频率控制字由累加器累加，以得到相应的相位数据，相位调制器吸取相位累加器的相位输出，重要用于信号的相位调制，其输出的数据作为取样地点来寻址正弦ROM查找表，完成相位-幅度更改，输出差别的幅度编码；再颠末D/A转换器得到相应的蹊径波；末了经低通滤波器对蹊径举行腻滑处理惩罚，即可得到由频率控制字决定的连续更改输出的正弦波。
2 基于DSP Builder和DDS计划

2.1 DSP Builder简介 

   DSP Builder是美国Altera公司推出的一个面向DSP开辟的体系级东西，他作为Matlab的一个Simulink东西箱，使得用FPGA计划DSP体系完全通过Simulink的图形化界面举行建模、体系级仿真，计划模型可直接向VHDL硬件形貌语言转换，并主动调用QuartusⅡ等EDA计划软件，完成综合、网表天生以及器件适配以致FPGA的配置下载，使得体系形貌与硬件实现有机的融合为一体，充分表现了当代电子技能主动化开辟的特点与上风。

2.2 DSP Builder计划原理及参数设置 

   基于DSP Builder的DDS体系如图2和图3所示，DDS子体系Subsystem有3个输入，分别为Freqword（32位频率控制字）、Phaseword（32位相位控制字）、Amp（10位幅度控制字）；一个输出，即10位DDSOut输出。2个Parallel Adder Subtractor分别为相位累加器和相位调制器，LUT为正弦ROM查找表。设置Simulink的仿真克制时间stop time为5，仿真步进Fixed Step Size为le-3。图（4）映射频率、相位和幅度控制字分别为4000000，0和10（参数1）时DDS体系的输出波形，图5映射频率、相位和幅度控制字分别为9000000，500000000和15（参数2）时DDS体系的输出波形。

3 基于FPGA的DDS计划
3.1 DDS的FPGA实现 

   Matlab/Simulink对已经计划好的DDS体系举行编译，通过调用DSP Builder的SignalCompiler东西可直接天生QuartusⅡ 工程文件，再调用QuartusⅡ完成综合，网表天生和适配，直至完成FPGA的配置下载进程。 

   本计划方案采取的FPGA芯片是Altera公司的Cyclone系列芯片EP1C6Q240C8，，其容量6000个逻辑宏单位，等效于标准15万逻辑门电路，速率为-8，完成可通过单片芯片电路实现DDS，相位累加和相位调制器均为32位，正弦ROM查找表存储1024×10b波形数据，体系时钟为55.6MHz，利用FPGA可以根据必要方便地实现种种比较巨大的调频，调相和调幅成果，具有浪费的及时性。

3.2 仿真结果 

   利用QuartusⅡ对DSP builder天生的工程文件举行仿真，针对差别参数设置的DDS体系，其仿真波形图如图6和图7所示。

   图中，clock为体系时钟，sclrp为高电平复位信号，iFreqwords，iPhasewords和iAmps分别为输入频率、相位和幅度控制字，oDDSOut为输出信号。当复位信号sclrp到来后，向相位累加器赋0，并向相位调制器赋一个初始相位值，在时钟信号的控制下，频率控制字控制相位累加器累加，相位调制器举行相位调制，其输出数据作为取样地点寻址ROM查找表，便可以在oDDSOut管脚上输出连续的正弦波信号。在差别的参数设置下，QuartusⅡ中的仿真结果与Matlab/Simulink中的仿真结果在相位，频率和幅度上根本同等。利用FPGA能输出较高质量的信号，固然内部数字信号有肯定的抖动，但通过采取抖动注入技能、延时叠加法等[3]要领，通常也能将偏差保持在容许范畴之内。
4 结论 

   利用可编程逻辑芯片计划DDS的要领通常是采取VHDL语言输入和原理图法相连合来计划整个信号产生电路，这种要领通常必要调用很多模块，综合性较强，对计划者请求较高。本文利用QuartusⅡ和Matlab/Simulink之间的接口东西DSP Builder来计划整个DDS体系，DSP Builder具备一个友爱的开辟环境，并且和QuartusⅡ交互性强，易于利用。计划者只需大略相识VHDL形貌语言，就可以直接调用已经创建好的Matlab和Simulink计划流程，通过Simulink的图形化界面举行建模、体系级仿真，并子对调用QuartusⅡ举行综合，网表天生和适配，末了完成向FPGA的配置下载进程。整个计划思路机动，图形界面大略直观，开辟周期短。仿真结果表明，该计划方案原理精确，行之有效。用FPGA实现DDS较专用DDS芯片更为机动，只要变化FPGA中ROM内的数据和控制参数，DDS就可以孕育产生恣意调制波形，且辨别率高，具有相称大的机动性。将DDS计划嵌入到FPGA芯片所构成的体系中，其体系本钱并不会增长多少，而购买专用芯片的代价则是前者的很多倍。以是采取FPGA计划DDS体系具有很高的性价比。