您好,  [请登录] [QQ登录]  [支付宝登录[免费注册]

商品分类

分享到: 百度搜藏 搜狐微博 新浪微博 腾讯微博 QQ收藏 人人网 Facebook Twitter

基于单片机的FPGA并行配置要领

发布日期:2011-04-19

    在当今变革的市场环境中,产品是否便于现场升级、是否便于机动利用,已成为产品可否进入市场的关键因素。在这种背景下,altera公司的基于SRAM LUT布局的FPGA器件得到了遍及的应用。这类器件的配置数据存储在SRAM中。由于SRAM的失电易失性,体系每次上电时,必须重新配置数据,只有在数据配置精确的环境下体系才华正常事变。这种器件的好处是可在线重新配置ICR(In-Circuit Reconfigurability),在线配置方法一样平常有两类:一是通过下载电费由谋略机直接对其举行配置;二是通过微处理惩罚器对其举行配置。前者调试时非常方便 ,但在应用现场是很不实际的。因此,要是体系重新上电时,体系本身具有主动加载可编程逻辑器件的编程文件,完成对可编程逻辑器件的配置,就可以省去了通过手工由下载电费对器件举行配置的进程。这种主动加载配置对FPGA的某些应用来说是必须的,在笔者参加研制的一种滋扰体系中,利用单片机AT89C52对FLEX10K系列FPGA中的EPF10K10举行在线并行配置,获取了精良的结果。

PGA器件的配置方法和配置文件

1.1 FPGA器件的配置方法

    ALTERA公司生产的具有ICR成果的FPGA器件有FLEX6000、FLEX10K、APEX和ACEX等系列。它们的配置方法可分为PS(被动串行)、PPS(被动并行同步)、PPA(被动并行异步)、PSA(被动串行异步)和JTAG(Joint Test Action Group)等五种方法。这五种方法都实用于单片机配置。PS方法因电路大略,对配置时钟的请求相对较低而被遍及应用。相比而方,采取PPA配置的方案却很少见到。但由于PPA配置模式为并行配置,其配置速率快,且配置时钟由FPGA内部孕育产生(而PS等配置模式必要外加配置时钟),故其更有利于在线实现。本文的配置方案便是采取PPA配置方法实现的。

1.2 FPGA器件的配置文件

    ALTERA的MAX+PLUS II开辟东西可以天生多种配置或编译文件,用于差别配置要领的配置体系。对付差别的目标器件,配置数据的大小差别,配置文件的大小一样平常由.tbf文件(即二进制文件)决定。本实例中,EPF10K10的配置文件.rbf的大小为15k。该文件包括全部的配置数据,一个字节的.rbf文件有8位配置数据。由于Altera提供的软件东西不主动天生.rbf文件,故文件需根据下面的步调天生:①在MAX+PLUS II编译状态下,选择文件菜单中的更改SRAM目标文件下令;②在更改SRAM目标文件对话框,指定要转换的文件并且选择输出文件格局为.rbf(Sequential),之后予以确定。

2 硬件电路计划

    AT89C52对EPF10K10并行配置的硬件电路表示图如图1所示。经MAX+PLUS II编译天生配置文件(.sof),通过格局转换成为(.rbf)文件并存储在图中所示的存储器中。当利用PPA配置方法时,必要将MSEL1和MSEL0置为高电平。为了不使DCLK出现不确定信号,必须将其颠末1kΩ电阻上拉到Vcc。在采取PPA配置方法时,nCS和CS两个片选信号只需用一个。因此,要是采取此中一个作为片选信号,另一个必须直接置为有效位;要是选用CS作为片选信号控制配置,nCS必须接地;要是选用nCS作为片选信号控制配置,CS必须接高电平。本实例中采取后者。NRS为读选通输入信号,它为低输入时,FLEX10K将RDYnBSY信号置于DATA7引脚。当nRS不消时,必须将其置为高。nCE为FLEX10K器件的使能输入,nCE为低时使能配置进程。当器件是单片配置时,nCE必须始终为低。由于本实例为单片配置,故将nCE直接接地。然后将EPF10K10的nCONFIG、CONF_DONE、nSTATUS、RDYnBSY分别接到AT89C52的P17、P14、P13引脚上。DATA[7..0]接到AT89C52的P07~P00。NWs为写选通输入,由低到高跳变时锁存DATA[7..0]引脚上的字节数据。要细致的是,nSTATUS引脚和CONF_DONE引脚是双向漏极开路输出,在作输出利用时,应用颠末1.0kΩ的电阻上拉到Vcc。

硬件电路表示图 

3 软件计划

3.1 配置原理

    PPA配置方法的下载时序如图2所示。由图可以看出PPA模式的事变

进程如下:

ppa配置方法的时序波形 

(1)启动配置

    在nCONFIG引脚上孕育产生一个低脉冲,等待nSTATUS回应一个低脉冲以及CONF_DONE变低。在nCONFIG跳高后4μs,内nSTATUS也跳高,表现FPGA可以配置了。

(2)配置进程

    在对FPGA举行配置时,单片机将8位的配置数据放在FPGA器件的数据端,并且给nWS一个负脉冲,在nWS的上升沿,FPGA器件将该字节配置数据锁存;然后FPGA器件驱动RDYnBSY为低,表现它正在处理惩罚该字节信息,配置进程可以通过nCS和CS引脚停息。当RDYnBSY为低电平常,FLEX10K器件利用其内部振荡器(其频率一样平常为10MHz)在其内部将每一个字节的配置数据串行化。当FLEX10K器件准备吸取下一个配置数据时,就使RDnBSY变高。单片机检测该高电平信号后,送出下一个字节的数据。这一进程不停连续到全部数据配置完成。在配置进程中,体系必要举行及时监测,一旦出

现错误,nSATUS将被拉低,体系必须能辨认出这个信号,并重新启动配置进程。

(3)结束配置

    配置数据全部精确写入芯片内部后,器件开释CONF_DONE,由外部将其拉高。要是单片机检测到这个信号,则表明配置告成;不然,要对其重新配置。

3.2 配置软计划

    单片机实现配置进程的控制步伐流程图如图3所示。

单片机实现配置进程的控制步伐流程图 

汇编程步伐计划如下:

nCONFIG EQU P1.7

nSTATUS EQU P1.5

RDYnBSY EQU P1.3

CONF_DONE EQU P1.4

ORG 0000H

LJMP MAIN

ORG 0030H

;对数据长度相干举行初始化,此中所要配置的数据长度放在地点为0000H和0001H中

;0000H放数据长度的低位,0001H放数据长度的高位

;从0002开始安排的是所要配置的数据

MAIN:MOV DPTR,#0000H

MOVX A,@DPTR

MOV R3,A; R3放配置数据个数的低位

MOV DPTR,#0001H

MOVX A,@DPTR

MOV R4,A; R4放配置数据个数的高位

MOV R5,#00H ;放配置数据个数的低位

MOV R6,#00H ;放配置数据个数的高位

;以下是将数据举行配置的子步伐

COFIG:MOV DPTR,#0002H

CLR P1.7

ACALL DELAY4 ;延时约为15μs

JB nSTATUS,COFIG ;检测FPGA是否相应置低位

SETB nCONFIG ;FPGA相应置低位后,将nCONFIG置高位

STA_JUDGE:JB nSTATUS,COFIG_BEG;等待FPGA是否相应置高位,然后准备举行配置

LJMP STA_JUDGE

COFIG_BEG:ACALL DELAY2

LJMP SEND_DATA

READY_DATA

JNB nSTATUS,COFIG

SEND_DATA:MOVX A,@DPTR ;读取数据

PUSH DPH

PUSH DPL

MOV DPTR,#7000H ;读入FPGA地点

JNB P1.3,$ ;果断RDYnBSY的状态

MOVX @DPTR,A ;配置数据

POP DPL

POP DPH

INC DPTR

;以下实现配置个的果断

CLR C;

MOV A,#01H

ADD A,R5

   

MOV R5,A

MOV A,#00H

ADDC A,R6

MOV R6,A

MOV A,R5

CJNE A,03H,RESESH_COFIG

MOV A,R6

CJNE A,04H,RESESH_COFIG

CON_REFRESH:ACALL DELAY2 ;延时5μs,JB P1.4,END1 ;果断CONF_DONE的状态,看是否配置告成

LJMP COFIG

PESESH_COFIG:LJMPREADY_DATA1

延时子步伐,延时约为5μs

DELAY2:NOP

NOP

NOP

NOP

NOP

RET

;延时子步伐,延时约为15μs

DELAY4:MOV R1,#08H

DJNZ R1,$

RET     END1:END

    本文讨论的基于单片机的FPGA并行配置要领具有线路布局大略、开辟容易、本钱低的特点。与常用的串行配置要领相比,该配置要领更具有配置时间短、正确率高、易于实现等好处。固然该配置控制电路是为配置altera公司FLEX10k系列的FPGA器件而计划的,但稍加修改也实用于别的系列的FPGA器件,故其有肯定的通用性。