ARM硬件计划四 - EBI总线

    1.地点线引脚 

    AT91X40X系列地点总线有24根地点线并且因此可以或许访问16M的存储器空间。地点线A0-A23不克不及和任意PIO线或内部配置复用。地点线A20-A23复用为PIO线和四个附加的4个片选线。在访问配置时要是这4个高4位地点线不利用，他们可以或许作为片选线或PIO线。当利用基于闪存的AT91X40X系列微控制器时，细致地点线A20复位后不得作为片选线(CS7)或PIO线。A20是内部闪存的MSB(最高位）。 

    2.数据总线引脚 

    AT91X40X系列数据总线可以或许利用8-位或16-位模式，这依赖于片选线0(NCSO)的BMS引脚状态和其他全部片选线的EBI芯片选择寄存器的配置。必要细致的是，AT91X40X系列微控制器的数据总线没有内部上拉或下拉电阻。猛烈发起你增长100KR左右的上拉或下拉电阻以防备外部滋扰信号导致的未知举措和/或内部振荡器妨碍导致的VDDIO和VDDCORE的分外电流斲丧。AT91的EBI数据总线可以或许驱动的负载电容可以或许通过AT91EBI定时谋略器应用条记估算。 

    3.控制信号引脚 

    控制总线有以下几个模式读写线，片选线和字节选择线，他们利用户可以或许连接多种存储器和外围配置。细致的是，依赖于微控制器的主时钟，必须NWR和NRD线可担当的最大负载电容在可担当的范畴内。过载的NWR和NRD线可以扩展一些EBI延时，因而产生读或写访问不同等。 

    控制总线信号可以或许驱动的负载电容可以或许通过AT91 EBI定时谋略器应用条记估算。 

    4.NWAIT引脚 

    在访问的任意时间或标准的等待状态不敷够时NWAIT引脚可以或许增长读或写访问的分外的等待周期。当NWAT引脚被检测到为低时，内核时钟克制并且EBI克制当前访问但不变化输出信号或内部计数器和状态。当NWAIT引脚被重新开释后，内核时钟启动并且EBI结束访问操纵。 

    NWAIT引脚输入低激活并且在主时钟的上升沿检测。NWAIT输入信号仅仅可以或许在主时钟低阶段同步激活。 

    NWAIT信号在时钟的上升沿也必须包管设置时间和保持所需的时间立室。当设置和保持时间不立室时，它可以立即冻结EBI信号到他们的活动状态（或乃至一些周期之后）并且保持这个状态直到实行硬件复位。要是NWAIT引脚由像DSP或FPGA之类的外部器件驱动，用户必须包管当AT91微控制器上电时NWAIT引脚为高驱动。要是NWAIT引脚未利用，必须增长一个100KR的上拉电阻。