基于DSP和以太网的数据征求处理惩罚体系
发布日期：2011-05-16
随着测试技能的不绝生长，低功耗、高性能的DSP渐渐代替了通用单片机在数据征求处理惩罚体系中的职位地方；同时，以太网技能也在数据征求、测试丈量技能中发挥越来越大的作用。本文从软件、硬件出发，先容一种基于DSP和以太网的数据征求处理惩罚体系的计划头脑及实现。
1 基于以太网的数据征求处理惩罚体系
生产和科研范畴对测试的请求越来越高，所需测试和处理惩罚的数据量也越来越巨大，偶然必要多个测试仪器同时举行测试，各测试仪器之间又必要举行数据互换；并且测试范畴也越来越遍及，有些现场不得当事恋职员亲临，这时就必要通过网络举行控制。以太网技能在数据征求处理惩罚体系中的应用如图1所示。
与产业现场应用比较多的现场总线比较，以太网最大的特点是开辟性好、本钱低。通过把巨大的TCP/IP协议封装而提供种种网络测试技能，使网络测试的开辟变得不再巨大。同时，由于网络测试带来巨大效益，使网络测试在测试主动化范畴得到遍及应用。以太网作为散布式测试的一个网络方案，其潜力无疑是巨大的。
图1 数据征求处理惩罚体系中的以太网应用
以太网接口控制器和DSP微处理惩罚器的代价不绝降落，使得将以太网直接集成到基于DSP等嵌入式体系的测试、征求、产业I/O配置中成为越来越明显的趋势。基于以太网的I/O配置是将以太网接口直接嵌入到配置内部，以是使得配置更简便，体积更小，安置也更机动。和一些如今应用于产业的别的通讯方案比较，以太网方法通常必要成果更强大的微处理惩罚器和更大的内存。而网络和谋略机技能的生长，分外是DSP技能的应用，可以大大低落这方面的本钱。
2 数据征求处理惩罚体系的硬件计划
该体系以TI公司的TMS320C6000系列DSP中的TMS320C6211和10/100M自适应以太网控制芯片MX98728EC为内核，重要包括ADC数据征求、DSP数据处理惩罚和以太网接口三个部分。图2为数据征求处理惩罚体系框图。
2.1TMS320C6000DSP
TMS320C6000是美国TI公司于1997年推出的新一代高性能DSP芯片。这种芯片是定点、浮点兼容的DSP。其定点系列是TMS32C62XX，浮点系列是TMS320C67XX。TMS320C6000片内有8个并行的处理惩罚单位，分为雷同的两组，芯片的最高时钟频率可以到达300MHz。当芯片仙部8个处理惩罚单位同时运行时，其最大处理惩罚本领可以到达2400MIPs。本数据征求处理惩罚体系采取TMS320C6211，其重要分外如下：
相±
·每个周期8条32位指令
·8个高度独立的成果单位，包括6个32/40位的运算器和2个16位的乘法器（32bit结果）
·32个32位通用寄存器
图2 数据征求处理惩罚体系框图
·机动自由的数据/步伐定位，L1/L2存储器结果：4K字节L1P步伐Cache、4K字节的L1D数据Cache、64K字节L2通用RAM/Cache
·32位外部存储器接口（EMIF）：对异步存储器的无缝接口，如SRAM、EPROM；对同步存储器的无缝接口，如SDRAM、SBSRAM；共512M字节外部存储器可寻址空间
·加强的DMA（EDMA控制）：16个独立通道
·两个32位通用定时器
·支持JTAG边界扫描标准，调试时可以方便可靠地控制DSP上面的全部资源
2.2以太网控制器MX98728EC
MX98728EC是一个通用的单片10/100M快速以太网控制器，通过它的主机总线接口，可以实现种种百般的应用，而不必要大概只需极少的外部控制逻辑。单片机的办理方案可以减小电路板的尺寸，淘汰板上芯片的数量，以低落体系的本钱。MX98728EC的特点如下：
·32位通用异步总线布局，支持频率最高达33MHz
·单片办理方案，集成了10/100MTP收发器
·可选的外部收发器MII接口
·完全兼容IEEE802.3u协议
·支持16/8bit打包缓冲数据宽度和32/16bit主机总线数据宽度
·疏散的TX和RXFIFO，支持全双工模式，独立的TX和RX通道
·丰富的片上寄存器，支持种种百般的网络办理成果
·支持16/8bit的用于打包缓冲器的SRAM接口、支持片上FIFO的突发DMA模式
·主动设置网络速率和协议的NWAY成果
·可选的EEPROM设置，支持1kbit和4kbit的EEPROM接口
·支持软件EEPROM接口，方便升级EEPROM的内容
图3 DSP和以太网接口部分硬件计划
2.3体系布局
2.3.1ADC数据征求部分
CPLD1由DSP提供时钟信号，重要作用是提供扫描表SRAM的地点，扫描表SRAM的数据由DSP写入。扫描表输出的数据用来设置A/D转换的通道和仪表放大器的增益。ADC采取14位的LTC1416。32路模仿信号通过多路复用器后，此中一起信号当选中，进入仪表放大器，放大之掉队入ADC。ADC的转换时钟由DSP的定时器提供。
2.3.2DSP数据处理惩罚部分
ADC转换后的14位数据通过FIFO进入DSP举行处理惩罚，FIFO采取4片CY7C425形成乒乓布局，以实现模仿信号的不停止采样。DSP扩展一片FlashMemory作为DSP的步伐存储器，别的还扩展了一片SRAM作为步伐缓存。脱机运行时，DSP将Flash中的步伐写入SRAM，再写入DSP内部RAM。CPLD2重要用于控制FIFO的读写，并且提供以太网接口部分的控制信号。DSP体系中的数字信号处理惩罚算法重要实现滤波、采样率更改、非线性修正、温漂修正等。
2.3.3以太网接口部分
以太网主控芯片MX98728EC通过RJ45接口连接以太网，扩展一片SRAM作为以太网数据收发存储器，别的又扩展一片EEPROM以存储以太网卡的MAC地点、IO基地点、停止线选择等配置寄存器的初始化数据。CPLD3通过DSP高位地点线的译码控制以太网芯片的片选并提供以太网接口部分的复位信号等。DSP和以太网的接口部分硬件如图3所示。
3 数据征求处理惩罚体系的软件计划
软件编程时应该充分利用硬件资源及开辟东西，使代码到达所盼望的性能，并且在DSP嵌入式体系的底子上集成已经封装的TCP/IP协议栈，增长网络连接代码。由于DSP体系硬件以及以太网协议的巨大性，本体系中的软件编程是一个难点。
在本体系的软件计划进程中，采取了TI公司的基于C6000系列DSP的及时操纵体系DSP/BIOS以及DSP/BIOS提供的及时数据互换成果RTDX（Real-Time-Data-eXchange）。DSP/BIOS针对DSP的应用环境，通过一系列的东西模块向开辟者提供了一个实用良好的及时操纵体系。它可以寿命用户进步软件的模块化程度、并行性和可维护性等，有利于低落体系本钱和收缩开辟周期，运行于该操纵体系之上的应用步伐在开辟时间、软件维护、升级等方面都有了极大的进步。及时数据互换成果是DSP/BIOS提供的一个全新的成果。在很多应用中请求DSP不绝下来，而必要从主机中及时地读取数据大概向主机及时地输出数据。
由于本体系的软件布局较为巨大，涉及的算法较多，故应采取模块化、由顶向下、渐渐细化的布局化步伐计划要领。这一要领可节流软件事变量、进步事变服从。图4为简化的数据征求处理惩罚步伐流程图。
实践证明，根据以上方案计划基于DSP和以太网的数据征求处理惩罚体系，可以很好地实现对模仿信号的征求和处理惩罚。在此底子上，也可以将其作为其于DSP和以太网的网络测试平台开辟进程中的调试东西，从而加快把以太网集成到测试、征求和产业I/O仪器中的开辟进程。
QQ登录
支付宝登录
