为了餍足当代通讯体系对传输速率和带宽提出的新请求。人们不绝地推出一些新的数字调制解调技能。

正交幅度调制解调(quadrature ampli-tude modulation and demodulation)便是一种高效的数字调制解调方法。与别的调制技能相比，这种调制解调技能能充分利用带宽，且具有抗噪声本领强等好处。因而在中、大容量数字微波通讯体系、有线电视网络高速数据传输、卫星通讯等范畴得到遍及应用。

 1 16QAM调制原理

 一样平常环境下，正交振幅调制的表达式为：

 在式(1)的两个相互正交的载波分量中，每个载波被一组分离的振幅{Am}、{Bm}所调制，故称这种方法为正交振幅调制。Tb是码元宽度，m=1、2、…、M(M为Am和Bm的电平数)。

 16QAM中的振幅Am和Bm可以表现成：

  式中，A是牢固振幅，(dm，cm)可由输入信号确定。(dm，cm)则可决定已调QAM信号在信号空间中的坐标点。16QAM正交振幅调制体系构成框图如图1所示。基带信号颠末串并更改后转化为IQ两路并行数据流，该并行数据流的宽度为4 bit，此中高位的1 bit映射到表里圆，低位的3bit映射到内(外)圆上，如许就形成如图2所示的星型星座图。差分编码后的数据颠末成型滤波器后和相互正交的正弦或余弦载波举行调制，被调制后的IQ路正交信号再举行矢量相加，即可形成调制信号输出。

 2 16QAM调制器的FPGA实现

 16QAM调制器可在ALTERA公司的CYCLONE系列芯片EPlC6Q240C8上实现，EDA东西是与之配套的QUARTUS II 4.2软件。在计划中，底层计划可利用Verilog HDL语言来实现，顶层计划则采取原理图方法实现，其顶层计划图如图3所示。

  2.1 时钟分频模块

 时钟分频模块FD利用N分频器对2 MHz体系时钟信号举行N分频，以孕育产生调制器模块所需的事变时钟。N分频器是由模N／2计数器实现的，分频输出信号模N／2可主动取反，以孕育产生占空比为1：1的时钟信号。由于信号源孕育产生的基带信号为16bit并行数据，其速率为32 kbps，经并串转换后的4 bit并行数据速率为128 kbps，以是，本计划还采取了16分频器和64分频器。同时还计划了2分频器，三个分频器可分别孕育产生1 MHz时钟、128kHz时钟和32 kHz时钟。

 2.2 并串转换模块

并串转换模块PS可通过4级锁位寄存器来实现。并行16位的输入数据根据并行4位的格局串行输入到差分编码模块。

2.3 差分编码模块

 差分编码模块DC在调制器中的作用是通过编码和信号映射把二进制比特数据转换为具有幅度和相位特性的数据，然后把这些数据送到背面的模块中举行调制。

 根据星型16-QAM星座图的特点，这里规定每个码元由四个比特构成。其差分编码规矩是：每个码元的第一个比特通过差分方法来变化QAM相量(即图1中从坐标原点指向每个信号的矢量)的振幅。如输人的该比特为“1”，则将当前码元的相量振幅变化到与前一个码元的相量振幅不雷同的振幅环上。若输入的该比特为“0”，则使当前码元的相量振幅与前一码元雷同。每个码元中的别的三个比特则通过Gray差分相位编码的要领来变化信号的相位。也便是说，通过Gray编码来变化当前码元信号相量与前一码元信号相量的相位差(即相对相位)。这些比特数据与相位差的干系如表1所列。

  根据上述规矩，即可通过对第一个比特的编码来得到码元的振幅(Ai，i=1，2)，而通过对剩余三个比特的编码则可得到当前码元的相对相位。把前一码元的绝对相位加被骗前码元的相对相位，就可以得到当前码元的绝对相位(θi，i=0，1…7)。如许，就可以得到第k个码元颠末差分编码后的输出脉冲值Aiejθi(I路的输出值为，Aicos(θi)Q支路的输出值Aisin(θi))。

在FPGA实现差分编码的模块中，比特数据颠末编码可得到振幅值和相位值。然后利用上述两个值作为地点，并通过查ROM表的要领就可得到输出脉冲值。由于与直接法相比，用查表法举行计划不涉及正余弦运算，也不必要举行乘法运算，因而步伐实行速率快。同时，由于必要存储的脉冲值只有16种，以是不会占用FPGA太多的资源。

 2.4 内插模块

差分编码模块的输出数据速率是128 kbps，而在实现DDS的器件AD9857中设置的输人数据速率是1Mbps，为了使两者速率立室，计划时可采取内插要领来实现。

内插模块IS的计划可采取最大略的实现要领，即在数据之问插零。零的个数N由内插前后数据的速率决定，本计划中N=7。内插模块可通过数据锁存器和计数器来实现。

 2.5 成型滤波模块

内插模块IS的计划采取“插零”处理惩罚会导致码间滋扰和带外辐射增大。为了减小其对信号解凋的影响，计划中应参加成型滤波模块。

在该模块计划中，滤波器的抽头系数可根据滤波器的打击相应公式并通过Matlab仿真求得。仿真参数设置为：滚降因子α=0.35，滤波器长度N=51，一个标记周期内点的个数M=8。滤波器的实现可采取并行布局，每阶都有本身的乘法器，用于吸取输入数据，并将其与抽头系数相乘。

 2.6 载波正交更改

本计划中，16-QAM调制器中的载波正交更改并不是在FPGA中实现的，而是采取数字上变频器代替。这是由于调制体系的中频载波为36.864 MHz，颠末内插滤波后，该输出信号频率可达百兆赫兹以上，如许的频率会使FPGA无法稳固事变。为此，本计划采取了专用DDS芯片AD9857来包管FPGA可以或许正常稳固的事变。

 3 硬件测试

本没计的测试结果如图4和图5所示。从图4可看出：在体系码元之间，相位跳变明白，所得到的波形便是实际的调制波形。图5为信号频谱图，纵坐标每格10 dB，横坐标每格300 kHz，信号带外衰减大于30 dB。由图5可知，该体系的带宽约莫为200 kHz，能完全餍足预期计划请求。

4 结束语

多进制正交振幅调制由于具有很高的频谱利用率，而被遍及应用在中、大容量数字微波通讯体系的载波键控方法之中。分外是当MQAM在将来4G移动通讯采样以OFDM为主导技能的基带调制中，它将成为实现大容量的紧张调制技能。本文利用EDA技能来实现16QAM调制器的计划是当代数字通讯与EDA技能相连合的一个典范应用，这种电子计划的主动化要领也必将在数字通讯范畴得到遍及的应用。