您好,  [请登录] [QQ登录]  [支付宝登录]  [免费注册]

   

　　 1996年3月，美国当局数字语音处理惩罚协会(DDVPC)选择了2.4kbps殽杂鼓励线性预测（MELP）语音编码器作为窄带保耳语音编码的产品以及种种应用的新标准由于MELP具有精良的音质、极低的码率，以及精良的抗误码特性，可以应用在IP PHONE、移动通讯、卫星通讯等范畴，尤其在必要大量存储话音的场合和保密通讯等方面，具有很好的生长远景。

   

　　编码算法有硬件实现和软件实现两种方法，软件实现机动性强，但处理惩罚速率较慢，一样平常不克不及餍足及时处理惩罚的请求。硬件实现分为专用法和通用法两种。通用法是基于通用数字信号处理惩罚器芯片实现编码算法的，它具有体积小、功耗低、运算速率快等好处，其机动性重要表如今软件易于变动以及对种种算法的处理惩罚和巨大算法的实现上，非常实用于语音信号、视频信号等压缩处理惩罚。

   

　　 MELP算法巨大度较高，因此及时实现必须借助于高性能的数字信号处理惩罚芯片。如今海内还没有效于研究声码器算法的专用芯片。因此，从功耗和性能多方面思量，本文采取通用法实现MELP声码器算法，选择TI公司的TMS320VC5416 DSP芯片作为主处理惩罚器，完成声码器的重要成果。

 

　　2  MELP编解码算法

 

　　2.1 编码部分

   

　　编码器基于线性预测阐发合成技能，采样率为8kHz，以180采样值（22.5ms）为一帧举行编码，总体框图见图1。

   

　　输入的原始语音信号颠末隔直滤波（即高通滤波），得到目标信号S（n）。再对目标信号作以下处理惩罚：

 

　　①低通滤波后用归一化相互关法举行基音粗估，然后根据[0Hz，500Hz]子带信号围绕粗估基音估算分数基音；

 

　　②带通阐发，在5个子带谋略话音强度，以决定各子带的清/浊音讯断，此中[0Hz,500Hz]子带强度用于确定非周期标记位；

 

　　③谋略LPC和尖峰值，用L－D算法提取10个LP系数，然后乘以带宽扩展系数，利用得到的系数谋略残差信号，对残差信号的160个抽样谋略尖峰值；

 

　　④利用克制频率为1kHz的6阶巴特沃兹滤波器低通滤波残差信号，连合上一子帧的基音和当前子帧的分数基因，搜刮出终极基音周期；

 

　　⑤利用一个基音自适应窗采取一帧两次的要领对增益举行量化；

 

　　⑥LPC阐发，并转换成线谱对LSP参数量化；

 

　　⑦将量化后的LSP参数转换为LPC参数并举行逆滤波操纵，残差信号补0至512点,对其举行512点FFT，利用频谱峰点检测算法找到前10次谐波映射的傅立叶系数输出。

图1 MELP编码器编码原理图

 

　　2.2 解码部分

   

　　解码器从信道吸取到的数据中规复出每帧的全部参数，经果断要是此帧是比较寂静的语音帧，则增长对打仗的两个子帧增益举行噪声衰减处理惩罚，同时变化噪声预计的值。全部合成的参数对其做基音同步内插处理惩罚，这些内插的参数包括基音周期、增益、LSF系数、轰动强度、量化的傅立叶幅度、用于孕育产生殽杂鼓励信号的周期信号滤波器的系数和噪声滤波器系数、自适应加强滤波器的谱斜度系数。

 

　　内插完成后，利用被子带滤波器滤波后的周期信号和噪声鼓励信号相加来孕育产生殽杂鼓励信号。然后两个鼓励信号被分别滤波，并相加得到鼓励信号。合成殽杂鼓励信号后，信号经自适应谱加强滤波器处理惩罚，以改进共振峰的形状。随后，鼓励信号举行LPC合成得到合针言音。LPC合成用了一个直接情势的滤波器，其系数由插值后的LSP参数得到，合成的语音信号经增益调解和脉冲散布滤波后输出。总体框图见图2。

 

图2  MELP编码器解码原理图

 

　　3  TMS320VC5416简介

   

　　 TMS320VC5416的总体系布局图如图4所示。其内部的高性能CPU拥有算术逻辑单位ALU、2个40位累加器ACCA和ACCB、40位桶行移位寄存器、乘累加单位以及寻址单位，算术逻辑单位包括1个40位的ALU，1个比较、选择和存储单位（CSSU）和1个指数编码器，具有高度的并行性。本文采取的TMS320VC5416芯片最大可寻址本领为192K字(包括64K字的步伐空间、64K字的数据空间和64K字的I/O空间)，扩展寻址模式下有256K字～8M字的扩展地点空间，并拥有一套高效机动的指令集。其指令周期为6.25ns，实行速率最高可以到达160MIPS，完全可以餍足及时处理惩罚的请求。

图4  TMS320VC5416总体系布局图

 

　　4  软件计划及其关键题目

   

　　软件计划包括编码流程和解码流程，编码流程图如图3所示。由于解码进程相对大略，故此处只给出编码流程图。

   

　　 此软件流程计划完全根据MELP原理，在实际编程进程中必要细致以下几个关键题目。

 

图3  MELP编码流程图

 

　　⑴存储器分派题目

   

　　 由于TMS320VC5416采取双总线布局，提供了很多多成果指令，在实际实现时要充分思量到这些特点，只管即便用多成果指令，并且公道分派利用各个寄存器和指针。

 

　　比方：MAC指令可以在一个指令周期内完成乘加操纵，还可以连合寄存器的公道摆设实现连续乘加，而不必要缓存中间数据，从而大大进步了运算服从。别的，要充分利用TMS320VC5416提供的专用的硬件布局、寻址方法及特别指令。如：环形存储器寻址方法、双操纵数寻址方法、EXP指令和NORM指令、舍入操纵等，得当利用这些方法和指令可以大大进步软件服从。

 

　　⑵ 数的定标

   

　　 TMS320VC5416采取定点数举行数值运算，其操纵数一样平常采取整型数表现。但它的指令支持小数模式和整数模式两种运算模式。对DSP而言，参加数值运算的数便是16位的整型数。在多数环境下，数学运算进程中的数不肯定都是整数，这就必要步伐员来确定小数点的位置，即数的定标。TMS320VC5416中数的定标有两种表现法：Q表现法和S表现法。在此软件中用Q表现法表现。

   

　　在步伐中必要通常果断运算结果是否溢出。TMS320VC5416芯片本身设有溢出掩护成果，溢出的处理惩罚是通过设置芯片中PMST寄存器的OVM位主动实行的。可以在步伐的开始就设置溢出成果有效，一旦出现溢出非常，则累加器ACC的结果置为最大的饱和值（上溢位7FFFH，下溢位8001H），从而到达防备溢出引起精度紧张恶化的目标。            

⑶防备流水线辩论

   

　　流水线是TMS320VC5416最具特色的部分，它大大的进步了TMS320VC5416的性能，但当DSP资源同时被不在同一流水线阶段的指令利用，或在存取某些寄存器时容易引起流水线辩论。编译时会编译器将主动插入一个或几个空操纵，从而增长了所需的谋略量，低落了软件服从，因此软件计划开辟中必要克制流水线辩论。

 

　　5  测试结果

   

　　如今该编解码器已通过MELP的全部测试矢量验证。体系及时实现编解码时，颠末非正式的主观察试结果表明，MELP算法的MOS分在3.3左右，其清楚度、天然度和抗噪声性能明显优于传统LPC算法。表1和2分别给出了在定点DSP芯片TMS320VC5416上及时实现MELP算法的编解码器所需的存储量和谋略量。

   

　　 从表1可见，步伐和数据存储区总存储量共25.2K字，由于TMS320VC5416内部RAM的大小为128K字，因此，步伐boot时，可以一次将全部步伐和数据直接搬移到芯片内部RAM里运行。表2表现了对该声码器所用资源的统计结果。在全双工时，最大运算量为39.9MIPS，完成餍足及时实现的请求。

  

　　  以上阐发结果表现，单片TMS320VC5416芯片最多可实现4路语音编解码，片上剩余的资源还可以实现别的附加成果。

表1  编解码器占用存储器资源

 

　　　表2  编解码器运算量阐发

 

　　7  总结

   

　　 创新点：本文先容了殽杂鼓励线性预测（MELP）声码器算法，扼要阐发了该算法的编解码原理。同时，本文选用TI公司的TMS320VC5416 DSP芯片举行了及时实现，指出了在软件实现中必要细致的关键题目。经非正式主观察试结果表明，该算法天然度、清楚度和抗噪声性能明显优于传统LPC算法，实用于短波窄带数字保密通讯、无线通讯等必要低速率的语音编码场合，具有广阔的应用远景。

 

　　参考文献:

 

　　[1] SUPPLEE L M，McCree A V. MELP：the new federal standard at 2400bit/s[A]. In:Proc ICASSP'97 [C]. Munich, Germany :1997,1 591-1 594.

　　[2] McCree A V，De MARTIN JC. A .1.6kb/s  MELP coder for wireless communications [J].IEEE Speech Coding Workshop. Pennsyvalia, 1997(9):23-24.

　　[3]陈亮,张雄伟,陆惠娣.一种改进鼓励源的1.2kb/s语音编码算法及着实时实现.解放军理工大学学报,2002,8

　　[4]杨行峻,迟惠生,语音信号数字处理惩罚[M].电子产业出版社,1998.251－256.

　　[5]张雄伟.DSP芯片的原理与开辟应用[M].电子产业出版社,1997.

　　[6]房德新，魏建强，ITU G.726语音编码器在DSP上的实现.微谋略机信息[J]2001.10